(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-148329

(43)公開日 平成9年(1997)6月6日

| (51) Int.Cl. |         | 識別記号  | 庁内整理番号 | FΙ            | 技術表示簡別              |
|--------------|---------|-------|--------|---------------|---------------------|
| H01L         | 21/3205 | •     |        | H01L 21/88    | В                   |
| G09F         | 9/30    | 338   |        | G09F 9/30     | 3 3 8               |
| H01L         | 21/304  | 3 2 1 |        | H01L 21/304   | 3 2 1 S             |
|              | 27/12   |       |        | 27/12         | C                   |
| # G02F       | 1/136   | 500   |        | G 0 2 F 1/136 | 500                 |
|              |         |       |        | 審查請求 未請查      | R 請求項の数4 OL (全 9 頁) |

(22)出顧日

平成8年(1996)9月12日

(31) 優先権主張番号 特願平7-236865

(32)優先日

平7 (1995) 9 月14日

(33)優先權主張国

日本 (JP)

(71)出顧人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72)発明者 福元 嘉彦

東京都大田区下丸子3丁目30番2号キヤノ

ン株式会社内


(74)代理人 弁理士 丸島 餘一


### (54) 【発明の名称】 半導体装置及びアクティブマトリクス基板およびそれらの製造方法

#### (57)【要約】

【課題】 ディッシングの畳を小さくした半導体装置及 びアクティブマトリクス基板とそれらの製造方法を提供

【解決手段】 半導体領域(3)上に設けられた絶縁層 (7) 内に、電極もしくは配線として機能する導電性材 料からなる領域(12)を配し、前記半導体領域と前記 導電性材料からなる領域とを電気的に接続して構成した 半導体装置の製造方法において、前記導電性材料からな る領域内に該導電性材料とは異なる領域(8)を配し、 前記導電性材料からなる領域を研磨する。





(m)

#### 【特許請求の範囲】

【請求項1】 半導体領域上に設けられた絶縁層内に、電極もしくは配線として機能する導電性材料からなる領域を配し、前記半導体領域と前記導電性材料からなる領域とを電気的に接続して構成した半導体装置の製造方法において、前記導電性材料からなる領域内に該導電性材料と異なる領域を配し、前記導電性材料からなる領域を研磨することを特徴とする半導体装置の製造方法。

【請求項2】 複数の信号線と複数の走査線との交差部に対応して設けられ、金属で構成される画素電極、該画素電極に電圧を印加する手段、を有するアクティブマトリクス基板の製造方法において、前記画素電極の領域内に該画素電極を構成する金属と異なる材料で構成された領域を配し、前記画素電極を研磨することを特徴とするアクティブマトリクス基板の製造方法。

【請求項3】 半導体領域上に設けられた絶縁層内に、 電極もしくは配線として機能する導電性材料からなる領域を配し、前記半導体領域と前記導電性材料からなる領域とを電気的に接続して構成した半導体装置において、 前記導電性材料からなる領域内には該導電性材料とは異なる領域が存在することを特徴とする半導体装置。

【請求項4】 複数の信号線と複数の走査線との交差部に対応して設けられ、金属で構成される画素電極、該画素電極に電圧を印加する手段、を有するアクティブマトリクス基板において、前記画素電極の領域内には該画素電極を構成する金属とは異なる材料で構成された領域が存在することを特徴とするアクティブマトリクス基板。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電極もしくは配線 を工夫した半導体装置及びアクティブマトリクス基板と それらの製造方法に関する。

[0002]

【従来の技術】半導体装置には、半導体基板もしくは半導体層と外部とを接続する配線が通常設けられている。このような配線としては、Al (アルミニウム)配線が一般的である。Al配線の例として、'94VLSISymp.で報告されたCMP (Chemical Mechanical Polishing)を用いたダマシン法によるAl配線もしくはAl電極の形成方法がある。これについて図14を用いて説明する。まず、シリコン基板60上に熱酸化膜61、層間絶縁膜62を形成する(図14(a))。層間絶縁膜62をパターニングし、Al埋め込みパターン63を形成する(図14(b))。スパッタリング法を用いてAl膜64を形成する(図14(c))。このときAl膜64を形成する、次いで、Al膜64をCMP研磨し、Al電極65を形成する(図14(d))。

[0003]

【発明が解決しようとする課題】しかしながら、上述し

たダマシン法による配線もしくは電極形成においては、 実際には図15(e)に示したようにA1電極65の中 央部がくぼむディッシングと呼ばれる形状を生ずる。こ れは、AIに代表されるメタル層とp-SiOに代表さ れる絶縁層におけるCMPの研磨レートの異なる材料が 同一の研磨面内に混在する場合、研磨布が変形可能であ るため、研磨レートの大きな材料が余分に研磨されて生 ずるものである。Alとp-SiOではAlの研磨レー トがp-SiOに比べて4~5倍大きいためA1電極6 5にディッシングが生ずる。このディッシングは、図1 6に示すようにAl電極の寸法が大きくなるに従い大き くなり、300μmの大きさのAI電極では約3000 Aのディッシングが生じる。ワイヤボンディングを行う パッド部のように、数百μmの大きさのAl電極の場合 には図15(f)に示すように大きなディッシングによ りA1電極65の一部が消失し、ワイヤボンディングが 不可能となり、素子の歩留まりを下げる原因ともなって いる。また、AI配線においては、ディッシングにより 配線抵抗が増大し、素子の特性を劣化させる原因ともな

【0004】本発明の目的は、ディッシングの量を小さくした半導体装置及びアクティブマトリクス基板を提供することにある。

[0005]

【課題を解決するための手段】上述の目的を達成する本発明の半導体装置とそれらの製造方法は、次のとおりのものである。即ち、本発明の半導体装置の製造方法は、半導体領域上に設けられた絶縁層内に、電極もしくは配線として機能する導電性材料からなる領域を配し、前記半導体領域と前記導電性材料からなる領域とを電気的に接続して構成した半導体装置の製造方法において、前記導電性材料からなる領域を研磨することを特徴とするものである。

【0006】本発明のアクティブマトリクス基板の製造方法は、次のとおりのものである。即ち、本発明のアクティブマトリクス基板の製造方法は、複数の信号線と複数の走査線との交差部に対応して設けられ、金属で構成される画素電極、該画素電極に電圧を印加する手段、を有するアクティブマトリクス基板の製造方法において、前記画素電極の領域内に該画素電極を構成する金属と異なる材料で構成された領域を配し、前記画素電極を研成された領域を配し、前記画素電極を研じることを特徴とするものである。上記構成の本発明にば、上述した技術的課題が解決され、上述した目的が達成される。

【0007】本発明は、半導体装置あるいはアクティブマトリックス基板をも包含する。すなわち、本発明の半導体装置は、半導体領域上に設けられた絶縁層内に、電極もしくは配線として機能する導電性材料からなる領域を配し、前記半導体領域と前記導電性材料からなる領域

とを電気的に接続して構成した半導体装置において、前 記導電性材料からなる領域内には該導電性材料とは異な る領域が存在することを特徴とする。

【0008】また、本発明のアクティブマトリックス基板は、複数の信号線と複数の走査線との交差部に対応して設けられ、金属で構成される画素電極、該画素電極に電圧を印加する手段、を有するアクティブマトリクス基板において、前記画素電極の領域内には該画素電極を構成する金属とは異なる材料で構成された領域が存在することを特徴とする。

【0009】本発明で、導電性材料あるいは画素電極は A1であるのがいい。また、異なる領域あるいは異なる 材料は、SiOまたはSiNであるのがいい。

【0010】本発明の半導体装置は、一般のICを含め、表示部と駆動部が一体型の液晶表示装置を含む。また、本発明のアクティブマトリックス基板は、液晶表示装置に用いるもの、DMD(Digital Micromirror Device)などの画案電極を振る表示デバイスに用いるものを含む。

#### [0011]

【発明の実施の形態】図1~図4を参照して説明する。 以下、順をおって、本発明の半導体装置を形成する手順 について説明する。なお、説明に際して、これらの図に おいては、半導体装置のワイヤボンディング部であるパッドのみを示しており、トランジスタ部、配線部等は、 通常の半導体プロセスを用いて形成するものとする。

【0012】まず、半導体基板1を熱酸化し、厚さ8000A程度のフィールド酸化膜2を形成する。例えば、MOSトランジスタのゲート電極形成と同時にボリシリコン3を厚さ4400A程度に形成する。ボリシリコン3は、パッド部を後のCMP工程の前に、ウエハ面内で最も高く形成するために設ける。次ぎにBPSG(Bovo-Phospho-Silicate Glass)4を厚さ8000A程度に成膜する(図1

(a))。つぎに、配線材料であるA1(アルミニウ ム)膜5を形成する(図1(b))。次に、プラズマC VD (Chemical Vaper Deposit ion) によりp-SiN6、p-SiO7を積層する (図l(c))。本願で、p-SiN、p-SiOと は、プラズマCVDで形成したSiN領域SiO領域を 表す。次にp-SiO7をパターニングし、パッド内部 に島状の研磨ストップ部8を形成する(図1(d))。 パターニングにおけるドエライエッチング、ウエットエ ッチングの際p-SiN6はエッチングのストッパー層 として機能し、ドライエッチングにおけるp-SiOと の選択比は約3、BHF (バッファード弗酸) を用いた ウエットエッチングにおける選択比は6程度である。ス ルーホール9を形成する(図2(e))。CVD法を用 いてタングステン膜をスルーホール9内に選択的に堆積 させ、タングステンプラグ10を形成する(図2

(f))。ここではスルーホール9の埋め込みにタング ステンを用いた例を示したが他の金属、例えばA1、T i 等を用いることもできる。スッパタリング法等を用い てA 1 膜 1 1 を形成する (図 2 (g))。 ここでA 1 膜 11の厚さはp-SiO7の厚さよりも厚くする。次ぎ にCMP(chemical mechanical polishing)によりウエ ハ表面を研磨し、デバイス表面を平坦にすると共に、A 1 電極 1 2 からなるパッド部を他の電極から絶縁する (図2(h))。実際のCMP研磨には、例えば(株) スピードファム製CMP-224CMP装置、研磨布と してPolitex DG、スラリーとして(株)フジ ミ製PLANERLITE5102を用い、例えばスラ リー流量100ml/min、PLATEN SPEE D/CARRIER SPEED&40rpm/39r pm、ウエハ押し付け圧力200g/cm²の研磨条件 で行うことができる。また、(株)エバラ製作所製EP O-114CMP装置、研磨布にSUPREME RN -H(D51)、スラリーに(株)フジミ製PLANE RLITE5102を用い、スラリー流量200ml/ min. PLATEN SPEED/CARRIER SPEEDを50rpm/49rpm、ウエハ押し付け 圧力200g/cm²の条件で研磨を行っても同様の結 果が得られる。CMP研磨後の洗浄は、純水を電気分解 して作る電解イオン水の p H=7を越える陰極水を用い たメガソニックスピン洗浄を行った後、PVAのブラシ を用いたスクラブ洗浄で行う。上記電解イオン水の陰極 水にNH。OHを0.01ppm加えた洗浄液を用いた メガソニックスピン洗浄は、更にパーティクル除去の効 果が大きい。

【0013】図3(i)は図1(a)の斜視図、図3 (j) は図1(b)の斜視図、図3(k)は図1(d) の斜視図、図4(1)は図2(h)の斜視図である。図 4 (m) は、図2 (h)、図4 (l) を表面から見た平 面図である。図3(k)に示すように研磨ストップ部8 は、柱状に形成し、図4(1)、図4(m)に示すよう にA1電極12を電気的に分離しないように形成する。 【0014】本形態の特徴点は、パッド部なるA1電極 12のパターン内部に、研磨ストップ部8を設けたこと であり、これによりCMP研磨時に生ずるAI電極12 のディッシングを小さくし、オーバー研磨によるAI電 極12の消失を防ぐことができる。即ち、メタルCMP ブロセスの歩留まりを向上させることができる。なお、 図4 (m) においては研磨ストップ部8を正方形とした が、正5角形、正6角形等の正多角形にすることも可能 である。A1電極12上の任意の点から研磨ストップ部 8、もしくはA1電極12の側壁までの最短の距離は5 0μm以下とするのが好ましい。

#### [0015]

#### 【実施例】

(実施例1) 図5および図6を用いて説明する。これら

の図は、図4 (m) と同様にパッド部の平面図である。 図5 (a) においては、研磨ストップ部8をストライプ 状に形成した。図5 (b) においては、研磨ストップ部 8 の断面形状を多角形にした。図6 (c) においては、 研磨ストップ部8 の断面形状を3 角形にした。図6

(d) においては、研磨ストップ部 8 の断面形状を円形あるいは楕円形にした。図 6 (e) においては、研磨ストップ部 8 の断面形状を任意かつ複数の形状とした。図 5 (a) ~図 6 (e) のいずれの図においても、A 1 電極 1 2 上の任意の点から研磨ストップ部 8、もしくはA 1 電極 1 2 の側壁までの最短の距離は  $50 \mu$  m以下であることが望ましい。本例の特徴点は研磨ストップ部 8 の断面形状を任意の形状に形成したことであり、これにより、A 1 電極 1 2 の C M P 研磨時のディッシングを小さくし、パッド部 A 1 膜の消失を防ぎ、C M P 工程の歩留まりを向上させることができる。

【0016】(実施例2)図7を用いて説明する。図7は図4(m)と同じくパッド部の平面図である。図7において、5は下層のA1配線、12は、上層のA1電極である。8は研磨ストップ部、9はA1配線5とA1電極12を電気的に結ぶスルーホールである。本例の特徴は、研磨ストップ部を格子状にし、同一パッド部のA1電極12を複数のセグメントに分離し、各のA1電極12のセグメントをスルーホール9、A1配線によって電気的に結んでいる点である。これによりA1電極12のディッシングをより小さくし、A1電極12の消失が防げるため、CMP工程の歩留まりが向上する。な形状に形成することができ、A1電極12のセグメント上の任意のA1電極12のセグメントは、複数の任意の形状に形成することができ、A1電極12のセグメント上の任意の点から研磨ストップ部8までの最短の距離は100 $\mu$ m以下とするのが望ましい。

【0017】(実施例3)図8及び図9を用いて説明す る。図8(a)において、1は半導体基板、2は半導体 基板1を熱酸化して形成した熱酸化膜、4はBPSG (Boro-Phospho-Silicate G1 ass), 20tp-SiOである。p-SiO20を パターニングし、研磨ストップ部8を形成する(図8 (b)) · パターニングの際のドライエッテイングもし くはウエットエッチングは、時間制御により、所望の深 さのパターンを形成する。スパッタリング法等を用い て、A 1 膜 5 を形成する (図 8 (c))。 A 1 膜 5 の 厚 さは図8(b)で形成したパターンの深さよりも大きく 形成する。CMP研磨によりAl配線5を形成する(図 8 (d))。なおCMPの研磨条件、洗浄条件は、上述 した例と同様とすることができる。p-SiN21を成 膜する(図8(e))。これ以降、第二のA1膜、第三 のAI膜等、同様の方法で多層配線を形成することがで きる。図9 (f) は図8 (b) の斜視図、図9 (g) は 図8 (d) の斜視図である。図8 (a) 乃至図8 (d) はダマシン法によるAI配線5の形成方法であり、本例

の特徴はA1配線5の内部に島状の研磨ストップ部8を 設けたことである。この研磨ストップ部8は、図9

(f)、図9(g)に示すように同一のA1配線5を電気的に分離しないように島状に形成され、その断面形状は前述したように、任意の複数の形状に形成することができる。この研磨ストップ部8の配置方法は、A1配線5上の任意の点から研磨ストップ部8、あるいはA1電極5側壁までの最短の距離が $10\mu$ m以下となるように配置するのが望ましい。以上の工程によりA1配線5のCMP研磨によるディッシングを200A以下に押さえることができる。これによりディッシングによる配線抵抗の増大と、配線抵抗のバラツキを抑えることができる。また、デバイスの安定化、高歩留まりが実現できる。

【0018】 (実施例4) 図10~図13を用いて、以 下、順を追って説明する。図10 (a) に示されるよう に、2.0~3.0Ω·cmのN型シリコン基板30を 熱酸化し、厚さ7000Aの熱酸化膜を形成した後、B HFのウエットエッチングによりP型ウェルのパターン を形成する。P型ウェルのインブラ前にN型Si基板3 0を500A熱酸化しP型ウェルパッファー酸化膜を成 圧60KeVでイオン注入する。31と32の熱酸化膜 をBHFを用いたエッチングにより除去した後、115 0℃、840minのアニールによりP型ウェル33を 形成する(図10(b))。Si基板30を熱酸化し、 350Aの熱酸化膜34を形成後、低圧CVD法により SiN膜35を形成する。ドライエッチングによりSi N膜35をパターニング後、Si基板30の熱酸化によ り8000Aのフィールド酸化膜を形成する (図10 (c))。SiN膜35を熱リン酸を用いたウエットエ ッチングにより除去後、厚さ350人のパッファー熱酸 化膜を形成する。次いで厚さ700Aのpoly-Si 38を形成する。レジスト39のパターニングにより、 後に薄膜トランジスタ(TFT)を形成するpoly-Si38の部分にのみBF2 をドーズ量1×1012cm -2. 加速電圧35KeVでイオン注入する。レジスト除 去後、1100℃で60minアニールを行う(図10 (d))。poly-Si38をパターニング後、バッ ファー酸化膜37をBHFを用いたエッチングにより除 去し、850Aのゲート酸化膜を形成する。

【0019】poly-Siのゲート電極40を形成後、イオン注入によりNLD41、NSD42、PLD43、PSD44を形成する。各の拡散層の形成における、ドーズ型/加速電圧は、NLD41がPを1×10 13 cm-2/95KeV、NSD42がPを5×1015 cm-2/95KeV、PLD43がBを1.5×1012 cm-2/40KeV、PSD44がBを3×1015 cm-2/100KeVであり、全イオン注入後、950℃、60minのアニールにより拡散層を活性化させる(図1

0 (e))。BPSG45を7000A成膜後、BPS G45にコンタクトホールをパターニング形成し、Al 膜46を成膜、Al配線46をパターニング形成する (図11 (f))。A1配線46の構成は、Ti100 0 A/T i N 2 0 0 0 A/A 1 S i 4 0 0 0 A/T i N 1000Aとなっており、A!配線46のシート抵抗は 1Ω/□以下となっている。層間絶線膜47を10 000A、P-SiN48を2700A成膜する (図1 1 (g))。層間絶縁膜47は、P-SiO4000A /SOG2000A/P-SiO4000Aの構成とな っており、SOGには、東京応化工業(株)製T-10 を用い、段差を緩和した。Ti49を3000A成膜 し、パターニング後P-SiN50を3000A、P-SiO51を1000A形成する(図11(h))。p -SiO51をパターニングし、CMP研磨のストップ 部52とダマシン法によりA1が残る部分53を形成す る。次いで、スルーホール54をパターニング形成する (図12(i))。スルーホール54をCVD法による タングステン膜により選択的に埋め込みタングステンプ ラグ55を形成した。スパッタリング法によりA1電極 56を1000A以上研磨することによりA1電板5 6の電極を形成する(図12(j))。CMP研磨条件 と、СMP研磨後の洗浄条件は上述の実施例と同じであ る。また、タングステンプラグ55は、アルミニウム等 の他の金属で置き換えることもできる。

【0020】図13 (k) は、図12 (j) のA1電極 56部分の斜視図である。この部分は反射型液晶ディス プレイの画像表示部に相当する。本例の特徴点は、反射 型液晶ディスプレイの反射電極であるAl電極56の内 部にСMPの研磨ストップ部52を設けたことにある。 これによりAI電極56のディッシング量を小さくする ことができる。このため反射電極であるAI電極56に 入射した光は同一方向に反射され、反射型液晶ディスプ レイの輝度及びコントラストの向上が図れる。図13 (k) で示した画素電極基板は、所謂アクティブマトリ クス基板であり、トランジスタのソースには信号線が、 ゲートには走査線が接続され、画素電極である反射電極 は、トランジスタのドレインに接続されている。そして 反射電極の内部には研磨ストップ部52が設けられてい る。即ち、図13(k)に示したアクティブマトリクス 基板は、要するに、複数の信号線と複数の走査線との交 差部に対応して設けられた画素電極、該画素電極に電圧 を印加する手段、を有するアクティブマトリクス基板で あって、前記画素電極の領域内には該画素電極を構成す る金属とは異なる材料で構成された領域が存在させるよ うにしてある。なお、研磨ストップ部52の断面形状 は、前述の実施例でも示したように任意の形状とするこ とができ、また研磨ストップ部52をAI電極56内部 に複数個形成することもできる。任意のA 1電極56上 の点から最短の研磨ストップ部52もしくはA1電極5

6の側壁までの距離を10μm以下とすることにより、ディッシングの量を100A以下にすることができる。なお、本例では画素表示部のスイッチングトランジスタをTFTで構成したが、Si基板30に拡散層を形成して構成されるトランジスタを用いることもできる。本例の説明には、液晶材料を用いた表示装置を例に挙げたが、本発明の適用はこれに限られるものではなく、ミラー電極(反射電極)の角度を電圧により変化させる装置の電極、バッド構造等にも適用できる。

#### [0021]

【発明の効果】以上、詳細に説明したとおり、本発明の 半導体装置及びアクティブマトリクス基板の製造方法 は、電極もしくは配線のディッシングを小さく抑えるこ とができる。これにより、配線については、配線抵抗の バラツキが極めて低く抑えられるため、半導体装置の特 性は非常に優れたものとなる。また、電極についても、 極めて平面に近いものとなるため、本発明のアクティブ マトリクス基板の製造方法は、表示画像の輝度向上と、 コントラスト向上を実現させるものとなる。

【0022】また、本発明の半導体装置及びアクティブマトリックス基板は配線については、配線抵抗のきわめて小さいものになり電極については平面に近いものになり表示画像の輝度が向上する。

#### 【図面の簡単な説明】

- 【図1】本発明の半導体装置の製造工程の一例を示す模式図である。
- 【図2】本発明の半導体装置の製造工程の一例を示す模式図である。
- 【図3】本発明の半導体装置の製造工程の一例を示す模式図である。
- 【図4】本発明の半導体装置の製造工程の一例を示す模式図である。
- 【図5】本発明の半導体装置の製造工程の一例を示す模式図である。
- 【図 6 】本発明の半導体装置の製造工程の一例を示す模式図である。
- 【図7】本発明の半導体装置の製造工程の一例を示す模式図である。
- 【図8】本発明の半導体装置の製造工程の一例を示す模式図である。
- 【図9】本発明の半導体装置の製造工程の一例を示す模式図である。
- 【図10】本発明のアクティブマトリクス基板の製造工程の一例を示す模式図である。
- 【図11】本発明のアクティブマトリクス基板の製造工程の一例を示す模式図である。
- 【図12】本発明のアクティブマトリクス基板の製造工程の一例を示す模式図である。
- 【図13】本発明のアクティブマトリクス基板の製造工程の一例を示す模式図である。

【図14】従来の半導体装置の製造工程の一例を示す模 式図である。


【図15】従来の半導体装置の製造工程の一例を示す模 式図である。


【図16】従来の半導体装置におけるディッシング量を 示すグラフである。


【符号の説明】


- 1 半導体基板
- 2 フィールド酸化膜
- 3 ポリシリコン

[図1]










【図7】



4BPSG

5 A l 膜

6p-SiN

7p-SiO


8 研磨ストップ部


9 スルーホール

10 タングステンプラグ

11 A1膜

12 A!電極





【図13】

